Umbau Adalm Pluto TCXO

  • So Mic,

    habe die Schaltung etwas verbessert und bekomme hinter den MSA jetzt 1,5 VPP raus und musste noch einen Spannungsteiler dahinter machen. Jetzt habe ich 1,3 VPP.

    Hi !

    C8 = 100 pF and C10 = 100 nF ?


    I thought that C10 the value is too high.


    Tnx !

    73 PY1SAN

    GG77SN

  • Hallo Ulrich,


    Danke für die Bilder. Es sieht tatsächlich ähnlich aus, allerdings sind die Spurs etwas stärker und der Abstand zum Center ist grösser. Die Spurs sind hier nicht statisch, d.h. sie verändern sich in Abhängigkeit zur TX Frequenz (nicht linear).


    Ich bin schon sehr neugierig auf die Testergebnisse mit MAR0685.


    73 Mic

  • Ich denke dass die Seitennadeln vom 3.3V LDO Regler kommen.. der MMIC kann solche Signale nicht erzeugen (Uebersteuerung wuerde Oberwellen machen).

    Wenn da wirklich ein 'KB33' drin ist: das waere ein MIC5205 (ehemals Micrel, jetzt Microchip). Meiner Erfahrung nach neigen die sehr gerne zum Schwingen. Ich habe vor einiger Zeit alle Exemplare entsorgt und durch LP2981 ersetzt. Macht nur 100mA statt 150mA, aber ist ansonsten funktional- und pinkompatibel. Und ich hatte keine Schwingungsprobleme mehr.


    Und nur so am Rande: das Taktsignal geht in einen FPGA, da waeren Oberwellen (also ein Rechteck) eigentlich sogar besser als ein Sinus, weil dann die Flanke zeitlich besser definiert ist (= weniger Phasenrauschen).

  • Und nur so am Rande: das Taktsignal geht in einen FPGA, da waeren Oberwellen (also ein Rechteck) eigentlich sogar besser als ein Sinus, weil dann die Flanke zeitlich besser definiert ist (= weniger Phasenrauschen).

    Das habe ich vor ein paar Tagen auch noch angenommen. Bei der automatischen Clock-Quellen-Umschaltung

    External Clock for Adalm Pluto

    hatte ich aber festgestellt, daß der Pluto erst ab etwa 20MHz synchronisiert. Je niedriger die Frequenz, desto "rechteckiger" ist natürlich das Ausgangssignal vom SN74LVC1G125.

    Jetzt habe ich einen weiteren Pluto modifiziert, bei dem der original XO statisch disabled und ein 1:1 Übertrager (sekundär mit 50Ohm abgeschlossen) direkt an XO-Ausgang und GND gelötet wurde.

    Ergebnis: Externe 10MHz funktionieren, wenn man einen sauberen Sinus (<=+6dBm) einspeist.

    Möglicherweise locked der Pluto eher auf Oberwellen als auf die Grundwelle, das müsste man mal überprüfen.

    Der Minimalpegel war übrigens ca. -6dBm, dann allerdings schon mit deutlich ausgefranstem Ausgangsspektrum.

  • Ich hab nochmal nachgesehen: der 40 MHz Original Quarz geht direkt in den AD9363 ADC (und von da zum FPGA). Der faengt erst bei 10 MHz min. an und will typ 1.3Vpp. Es ist nicht naeher spezifiziert, aber das sieht nach einem digitalen Eingang aus. Also: keine 50 Ohm Impedanz und besser schoenes Rechtecksignal anlegen. Mit mehr als 1.3V waere ich vorsichtig, weil Teile des ADCs nur mit 1.3V laufen.

    6dBm sind 1.26Vpp, wenn sie mit 50 Ohm abgeschlossen sind. Wenn nicht kann das schnell das doppelte geben.

    Der Minimalpegel war übrigens ca. -6dBm, dann allerdings schon mit deutlich ausgefranstem Ausgangsspektrum.

    Das macht Sinn bei einem Sinus, der von einer digitalen Stufe empfangen wird. Dann wird naemlich gerade am Scheitel der digitale Pegel erreicht und je nach Amplitudenrauschen aendert sich die genaue Zeit (Timing-Jitter, bzw. Phasenrauschen). Sobald man mit digitalen Stufen zu tun hat ist ein Rechtecksignal das sauberste, weil das Timing sehr gut definiert ist (maximale Flankensteilheit) und damit minimalstes Phasenrauschen. Nicht ohne Grund wird bei vielen PLLs oder Synthesizern (z.B. von Analog Devices) fuer Referenzen von 10 MHz und darunter eine minimale Flankensteilheit (slew rate) gefordert.

  • I also have problems that seem to be caused by a 1.8V Abracon TCXO and it's low clock signal. I had an idea similar to PY1SAN, and my plan is to translate the cropped sine wave from the TCXO to a 1.8V CMOS signal.


    After some searching I found an inverter from Nexperia (74LVC1G04GV) and I decided to give it a try. It seems the specs are nearly the same as the one from TI.


    With some luck I will getting tomorrow the ordered parts, and then I can do some tests over the weekend.

  • Got all the things together and was able to do some tests with the 74LVC1G04GV inverter.

    I could achieve an output of about 1.1 Vpp with the following circuit design:




    Now all the problems I had with Pluto after changing the TCXO are gone. No more drift and no spurious signals.


    I have some inverters left just in case someone wants to try this solution.

  • Hallo DB8DT,


    das Konzept gefällt mir gut, da der Aufwand überschaubar ist!


    Ist das ein SMD Inverter?


    Falls du noch einen Inverter überzählig hättest, würde ich dir gerne einen abnehmen ;)


    73 Mic